

DOI: <https://doi.org/10.30898/1684-1719.2024.11.11>

УДК: 621.3.049.774

ОСНОВЫ ПРОЕКТИРОВАНИЯ ВЫСОКОТЕМПЕРАТУРНЫХ КАРБИД-КРЕМНИЕВЫХ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ В СВОБОДНО РАСПРОСТРАНЯЕМЫХ СРЕДАХ MicroCap И LTspice

В.Е. Чумаков¹, И.В. Фролов², Д.В. Клейменкин¹, Н.Н. Прокопенко¹

¹Донской государственный технический университет
344000, Ростов-на-Дону, площадь Гагарина, 1

²Ульяновский филиал Института радиотехники и электроники
им. В.А. Котельникова РАН
432071, Ульяновск, ул. Гончарова, 48/2

Статья поступила в редакцию 15 июля 2024 г.

Аннотация. Для моделирования аналоговых схем в свободно распространяемых средах MicroCap и LTSpice при температурах до 452 °С разработаны шаблонные модели SiC транзисторов с применением методики шаблонного моделирования, при котором постоянные параметры модели заменяются дробно-рациональными функциями, позволяющими более точно описать физические процессы в JFET без нарушения характера их изменения. Разработана инструкция для тестирования моделей SiC JFet транзисторов в средах LTspice и MicroCap. Цель работы состоит в исследовании схемотехнических решений высокотемпературных базовых аналоговых функциональных узлов, реализуемых на основе карбид-кремниевых полевых транзисторов, с использованием разработанных шаблонных моделей. Приведены параметры SiC двухполюсников опорного тока и динамических нагрузок усилительных каскадов операционных усилителей с разным числом последовательно включенных SiC JFet, которые могут использоваться в высокотемпературной

аналоговой схемотехнике. Исследованы основные характеристики SiC дифференциальных каскадов и простейших SiC операционных усилителей с парафазным выходом на их основе при температурах 25 °С и 452 °С. Полученные результаты рекомендуется использовать при проектировании высокотемпературных операционных и инструментальных усилителей, применяемых в космическом приборостроении, оборудовании для бурения глубоких скважин, автомобилестроении, атомных реакторах и т.п. для обработки сигналов датчиков физических величин и преобразования радиотехнических сигналов.

Ключевые слова: карбид кремния, шаблонная модель, операционный усилитель, дифференциальный каскад, источник опорного тока, динамическая нагрузка.

Финансирование: исследование выполнено за счет гранта Российского научного фонда № 23-79-10069, <https://rscf.ru/project/23-79-10069/>.

Автор для переписки: Фролов Илья Владимирович, ilya-frolov88@mail.ru

Введение

Высокотемпературные микросхемы востребованы сегодня во многих отраслях промышленности: скважинной нефтегазовой промышленности, авионике, аэрокосмической промышленности, автомобилестроении [1]. Температурная зависимость параметров полупроводниковых приборов оказывает существенное влияние на их работу: при увеличении температуры происходит уменьшение подвижности носителей заряда, насыщение скорости из-за увеличения рассеяния. Ввиду невозможности использования стандартной кремниевой электроники при температурах свыше 125 °С существует большая потребность в электронике, которая спроектирована с учетом работы при высоких температурах и использует технологии, обеспечивающие высокую производительность и надежность. В настоящее время наблюдается рост числа коммерческих готовых компонентов, разработанных и рассчитанных на работу в условиях высоких температур. В частности, одним из материалов,

применяемых для проектирования и производства высокотемпературных электронных компонентов, является карбид кремния (SiC). На его основе сегодня созданы микросхемы, работающие до температуры 500-600 °С [1-20].

Одним из устройств, используемых в качестве устройства усиления аналоговых сигналов в структуре аналоговых микросхем различного функционального назначения, например, операционных усилителей, компараторов, мостовых усилителей мощности и т.п., является дифференциальный каскад (ДК) на комплементарных JFET полевых транзисторах. Его применение в высокотемпературной электронике рассмотрено, в частности, в работе [15], в которой приведены характеристики JFET дифференциальных каскадов для обработки сигналов емкостных датчиков при температурах до 450 °С. Такой процесс изготовления SiC JFET основан на технологии, разработанной в исследовательском центре НАСА им. Гленна.

Цель и новизна настоящей статьи состоит в разработке шаблонных моделей карбид-кремниевых транзисторов и примеров их использовании при проектировании высокотемпературных дифференциальных каскадов и операционных усилителей в свободно распространяемых средах моделирования MicroCap и LTspice.

1. Шаблонные модели SiC JFet

Среда компьютерного моделирования MicroCap (Spectrum Software), так же как и LTspice (Analog Devices), относится к числу spice-подобных свободно распространяемых программных продуктов для моделирования электронных схем. В этой связи большой практический интерес представляет адаптация разработанных по проекту шаблонных моделей SiC для проектирования высокотемпературных микросхем.

Применение шаблонных моделей транзисторов при проектировании микросхем широко используется в современной микроэлектронике [21,22].

Шаблонная модель, представленная в работе [22], описывает ток стока в линейной области и в области насыщения следующими выражениями:

$$I_1(V_{DS}, V_{GS}) = \beta \left(V_{GS} - V_{TH} - \frac{1}{2} V_{DS} \right) V_{DS}; \quad (1)$$

$$I_2(V_{DS}, V_{GS}) = \beta \left(V_{GS} - V_{TH} - \frac{1}{2} V_{SAT} \right) V_{SAT} \frac{1 + a(V_{DS} - V_{SAT})}{1 + b(V_{DS} - V_{SAT})}, \quad (2)$$

где $V_{SAT} = k(V_{GS} - V_{TH})$; k – коэффициент, равный отношению напряжения насыщения к напряжению отсечки ($0 < k < 1$); a и b – эмпирические коэффициенты, определяющиеся из условий непрерывности первых двух производных тока стока; $I_1(V_{DS}, V_{GS})$ – ток стока в линейной области ($V_{DS} \leq V_{SAT}$); $I_2(V_{DS}, V_{GS})$ – ток стока в области насыщения ($V_{DS} > V_{SAT}$); V_{GS} и V_{DS} – напряжения затвор-исток и сток-исток соответственно; V_{TH} – пороговое напряжение, V_{SAT} – напряжение насыщения; $\beta = \mu WC_0/L$ – удельная крутизна транзистора; L и W – длина и ширина канала, соответственно; μ – подвижность носителей заряда; C_0 – емкость канала на единицу площади; λ – параметр модуляции длины канала.

Аналитические выражения для эмпирических коэффициентов [22] имеют следующий вид:

$$b = \frac{1}{2(V_{GS} - V_{TH} - V_{SAT})}; \quad a = b + \frac{V_{GS} - V_{TH} - V_{SAT}}{(V_{GS} - V_{TH} - V_{SAT} / 2)V_{SAT}}. \quad (3)$$

Для описания модели SiC JFET в данной работе предлагается использовать подход шаблонного моделирования, который заключается в замене постоянных параметров модели дробно-рациональными функциями, позволяющими более точно описать физические процессы в электронном компоненте без нарушения характера их изменения. В частности, для SiC JFET вместо постоянного значения подвижности носителей заряда предлагается использовать функцию, зависящую от напряжения затвор-исток [21]:

$$\mu = \frac{\mu_0}{1 + \theta(V_{GS} - V_{TH})}, \quad (4)$$

где μ_0 – подвижность носителей заряда в слабом электрическом поле; θ – параметр, учитывающий изменение подвижности носителей заряда при воздействии поперечного электрического поля.

Таким образом, рассмотренная в данной работе шаблонная модель SiC JFET описывает ток стока в линейной области и в области насыщения следующими математическими выражениями:

$$I_1(V_{DS}, V_{GS}) = \frac{\beta}{1 + \theta(V_{GS} - V_{TH})} \left(V_{GS} - V_{TH} - \frac{1}{2} V_{DS} \right) V_{DS}; \quad (5)$$

$$I_2(V_{DS}, V_{GS}) = \frac{\beta}{1 + \theta(V_{GS} - V_{TH})} \left(V_{GS} - V_{TH} - \frac{1}{2} V_{SAT} \right) V_{SAT} \frac{1 + a(V_{DS} - V_{SAT})}{1 + b(V_{DS} - V_{SAT})}. \quad (6)$$

На рис. 1 показано качество аппроксимации экспериментальных ВАХ SiC JFET с помощью созданной шаблонной модели (5), (6) при различных температурах. Конструкция и экспериментальные ВАХ SiC JFET представлены в работе [15] для комнатной температуры +25 °С и экстремально высокой температуры +452 °С.




Рис. 1. Экспериментальные (точки) и расчетные (линии) ВАХ SiC JFET при различных температурах: а) при 27 °С, б) при 452 °С.

Показанные на рис. 1 результаты иллюстрируют хорошее качественное совпадение шаблонной модели и экспериментальных ВАХ SiC JFET как при комнатной температуре +25 °С, так и при экстремально высокой температуре +452 °С.

Количественные результаты моделирования SiC JFET показывают достаточно низкую относительную среднеквадратическую погрешность аппроксимации ВАХ с помощью шаблонной модели: не более 4 % при температуре +25 °С и не более 5 % при температуре +452 °С. Следует отметить, что при увеличении температуры до +452 °С существенно (более чем в 2 раза) уменьшается удельная крутизна транзистора, остальные параметры модели транзистора изменяются не более чем на 20 %.

2. Сравнение экспериментальных вольт-амперных характеристик SiC JFET и результатов их моделирования в среде MicroCap

Для тестирования за основу был взят типовой SiC JFET [1] с $W/L = 100$ мкм/100 мкм, экспериментальные вольт-амперные характеристики которого (ВАХ), при комнатной температуре 25 °С и 452 °С, показаны на рис. 2.




Рис. 2. Стоко-затворные (а, в) и выходные (б, г) характеристики SiC JFET с $W/L = 100$ мкм/100 мкм при температурах 25 °С и 452 °С.

Вольт-амперные характеристики SiC JFet [1] на основе созданных шаблонных моделей в среде MicroCap при $T = 25\text{ }^{\circ}\text{C}$ и $T = 452\text{ }^{\circ}\text{C}$ показаны на рис. 3.




Рис. 3. Стоко-затворные (а, в) и выходные (б, г) характеристикb SiC JFET с $W/L = 100\text{ }\mu\text{m}/100\text{ }\mu\text{m}$ при температурах $25\text{ }^{\circ}\text{C}$ и $452\text{ }^{\circ}\text{C}$, построенные на основе созданных шаблонных моделей в среде MicroCap.

3. Инструкция для тестирования модели JFET SiC-транзисторов в среде LTspice

Для тестирования моделей SiC JFET транзисторов в среде LTspice разработана инструкция.

Температура $25\text{ }^{\circ}\text{C}$. Модель описывает ВАХ SiC JFET для свободно распространяемого пакета LTspice $W/L = 100\text{ }\mu\text{m}/100\text{ }\mu\text{m}$ при температуре $25\text{ }^{\circ}\text{C}$ [15, Fig. 5] и предназначена для пакета LTspice.

Файлы для проверки модели:

njfet1.asc – файл тестовой цепи, содержащий схемную модель SiC транзистора;

njfet_SiC_test.asy – файл, описывающий символ (графическое изображение) SiC транзистора;

njfet_SiC_test.lib – файл, описывающий SPICE-модель транзистора.


Порядок запуска тестовой цепи:

1) Файл **njfet1.asc** размещается в любом месте на диске персонального компьютера ПК.

2) Файлы **njfet_SiC_test.asy** и **njfet_SiC_test.lib** размещается в предварительно созданной папке **Mylib** подкаталога, где расположен пакет ...*LTspice*\lib\sym\.

3) Файл **njfet_SiC_test.asy** открывается с помощью любого текстового редактора типа «Блокнот» и в строке SYMATTR SpiceModel прописывается полное имя файла **njfet_SiC_test.lib** (в текущей версии задано следующее имя файла SPICE-модели: **C:\Users\huawei\AppData\Local\LTspice\lib\sym\Mylib\njfet_SiC_test.lib**, но его нужно изменить в зависимости от фактического расположения файла **njfet_SiC_test.lib**).

4) После размещения файлов в указанных местах и уточнения полного имени файла **njfet_SiC_test.lib** можно запустить *LTspice*, открыть в нем файл тестовой цепи **njfet1.asc** и провести ее анализ ВАХ в том же диапазоне напряжений, что и в работе [15].

5) Для получения выходных характеристик SiC-транзистора необходимо нажать в *LTspice* кнопку Run  и выбрать в качестве анализируемой переменной ток стока: **Ix(U1:D)**.

Температура 452 °С. Модель описывает ВАХ SiC JFET с $W/L = 100 \text{ мкм}/100 \text{ мкм}$ при температуре 452 °С [15, Fig. 8] и предназначена для пакета **LTspice**.


Файлы для проверки модели:

njfet_452.asc – файл тестовой цепи, содержащий схемную модель SiC транзистора;

njfet_SiC_452.asy – файл, описывающий символ (графическое изображение) SiC транзистора;

njfet_SiC_452.lib – файл, описывающий SPICE-модель транзистора.

Порядок запуска тестовой цепи

- 1) Файл **njfet_452.asc** размещается в любом месте на диске ПК.
- 2) Файлы **njfet_SiC_452.asy** и **njfet_SiC_452.lib** размещается в предварительно созданной папке **Mylib** подкаталога, где расположен пакет ...**LTspice**\lib\sym\.
- 3) Файл **njfet_SiC_452.asy** открывается с помощью текстового редактора типа «Блокнот» и в строке SYMATTR SpiceModel прописывается полное имя файла **njfet_SiC_452.lib** (в текущей версии задано следующее имя файла SPICE-модели: **C:\Users\huawei\AppData\Local\LTspice\lib\sym\Mylib\njfet_SiC_452.lib**, но его нужно изменить в зависимости от фактического расположения файла **njfet_SiC_452.lib**).
- 4) После размещения файлов в указанных местах и уточнения полного имени файла **njfet_SiC_452.lib** можно запустить LTspice и открыть в нем тестовую цепь **njfet_452.asc**, для которой настроен анализ ВАХ в том же диапазоне напряжений, что и в работе [15].
- 5) Для получения выходных характеристик SiC-транзистора необходимо нажать в LTspice кнопку Run  и выбрать в качестве анализируемой переменной ток стока: **Ix(U1:D)**.

Аналогичная инструкция разработана и для среды MicroCap.

4 Исследование источников опорного тока и динамических нагрузок на шаблонных моделях SiC транзисторов в среде LTspice

На основе SiC JFet перспективно создание источников опорного тока ОУ и динамических нагрузок (рис. 4).




Рис. 4. Двухполюсник с выводами 1-2 для источников опорного тока и динамических нагрузок на SiC JFet транзисторах при температуре 25 °С.







Рис. 5. Зависимость выходного тока токостабилизирующего двухполюсника на рис. 4 с включением одного SiC JFet при температуре 25 °С.

Аналогично проводились исследования SiC двухполюсников, представленных на рис. 4, при температуре 452 °С, что позволило сформировать таблицу 1.

Таблица 1. Основные параметры безрезистивных источников опорного тока и динамических нагрузок на SiC полевых транзисторах при температурах 25 °С и 452 °С в среде MicroCap.

№ п/п	Схема	T = 25 °С		T = 452 °С	
		I ₀ , мкА	R _i , кОм	I ₀ , мкА	R _i , кОм
1		202	132.5	94.3	380.3
2		96	392.3	44	875
3		63	633.3	29	1.7×10 ³

5. Исследование SiC операционного усилителя с парафазным выходом в среде MicroCap

Тестирование созданных шаблонных моделей SiC транзисторов в среде MicroCap осуществлялось на примере операционного усилителя с парафазным выходом (рис. 6).




Рис. 6. Карбид-кремниевый ОУ с парафазным выходом.

При этом для $T = 25 \text{ }^{\circ}\text{C}$ были выбраны следующие параметры элементов и статические режимы: $R1 \div R4 = 470 \text{ кОм}$, $I_1 = 100 \text{ мкА}$, $V_3 = 5 \text{ В}$ (рис. 7).

В практических схемах ОУ в качестве JFet динамических нагрузок целесообразно использование более сложных двухполюсников из таблицы 1. Это позволяет получить более высокие значения коэффициента усиления по напряжению.




Рис. 7. Статический режим ОУ с парафазным выходом при $R1 \div R4 = 470 \text{ кОм}$, $I_1 = 100 \text{ мкА}$, $V_3 = 5 \text{ В}$, $T = 25 \text{ }^\circ\text{C}$, $E_{п} = +50 \text{ В}$.

Логарифмическая амплитудно-частотная характеристика (ЛАЧХ) коэффициента усиления по напряжению SiC ОУ на рис. 7 при амплитуде входного сигнала 10 мВ, $R1 \div R4 = 470 \text{ кОм}$, $I_1 = 100 \text{ мкА}$, $V_3 = 5 \text{ В}$, $T = 25 \text{ }^\circ\text{C}$, $E_{п} = +50 \text{ В}$ представлена на рис. 8, из которого следует, что коэффициент усиления по напряжению имеет значение $\text{Gain} = 54.4 \text{ dB}$.




Рис. 8. ЛАЧХ коэффициента усиления по напряжению ОУ на рис. 7 для $T = 25 \text{ }^\circ\text{C}$ при $R1 \div R4 = 470 \text{ кОм}$, $I_1 = 100 \text{ мкА}$, $V_3 = 5 \text{ В}$, $E_{п} = +50 \text{ В}$.

Для $T = 452\text{ }^{\circ}\text{C}$ статический режим схемы ОУ на рис. 3 при $R1 \div R2 = 550\text{ кОм}$, $R3 \div R4 = 500\text{ кОм}$, $I_1 = 100\text{ мкА}$, $V_3 = 5\text{ В}$ представлен на рис. 9.




Рис. 9. Статический режим транзисторов схемы ОУ на рис. 6 при $T = 452\text{ }^{\circ}\text{C}$, $R1 \div R2 = 550\text{ кОм}$, $R3 \div R4 = 500\text{ кОм}$, $I_1 = 100\text{ мкА}$, $V_3 = 5\text{ В}$, $E_{п} = +50\text{ В}$.

ЛАЧХ коэффициента усиления по напряжению SiC ОУ на рис. 9 при амплитуде входного сигнала 10 мВ, $R1 \div R2 = 550\text{ кОм}$, $R3 \div R4 = 500\text{ кОм}$, $I_1 = 100\text{ мкА}$, $V_3 = 5\text{ В}$, $T = 452\text{ }^{\circ}\text{C}$, $E_{п} = +50\text{ В}$ представлена на рис. 10, из которого следует, что коэффициент усиления по напряжению имеет значение $\text{Gain} = 52.4\text{ дБ}$.




Рис. 10. ЛАЧХ коэффициента усиления по напряжению ОУ на рис. 9 при $R1 \div R2 = 550\text{ кОм}$, $R3 \div R4 = 500\text{ кОм}$, $I_1 = 100\text{ мкА}$, $V_3 = 5\text{ В}$, $T = 452\text{ }^{\circ}\text{C}$, $E_{п} = +50\text{ В}$

Таким образом, рассмотренный карбид-кремниевый ОУ характеризуется относительно малым (2 дБ) изменением коэффициента усиления по напряжению в диапазоне температур от 25 °С до 452 °С.

6. Исследование трехкаскадного карбид-кремниевый дифференциального усилителя

Схема, приведенная на рис. 11 [1], представляет собой три последовательно включенных SiC дифференциальных каскада и имеет повышенное напряжение питания.




Рис. 11. SiC дифференциальный усилитель с тремя дифференциальными каскадами.

Статический режим дифференциального усилителя на рис. 11 в среде MicroCap при 25 °С представлен на рис. 12. Моделирование схемы ДУ на рис. 12 выполнялось при $I_{o1} = 300 \text{ мкА}$, $I_{o2} = 200 \text{ мкА}$, $I_{o3} = 100 \text{ мкА}$, $R_{Lx} = 470 \text{ кОм}$, $V_{SS} = 0 \text{ В}$, $V_{DD} = 100 \text{ В}$.




Рис. 12. Статический режим транзисторов трехкаскадного ДУ на рис. 11 при $I_{o1} = 300 \text{ мкА}$, $I_{o2} = 200 \text{ мкА}$, $I_{o3} = 100 \text{ мкА}$, $R_{Lx} = 470 \text{ кОм}$, $V_{SS} = 0 \text{ В}$, $V_{DD} = 100 \text{ В}$.

Логарифмические амплитудно-частотные характеристики ДУ с разным числом каскадов при комнатной температуре представлены на рис. 13.




Рис. 13. ЛАЧХ ДУ (рис. 12) с разным числом каскадов при комнатной температуре $T = 25\text{ }^{\circ}\text{C}$.

Статический режим дифференциального усилителя на рис. 8 в среде MicroCap при $452\text{ }^{\circ}\text{C}$ показан на рис. 14. Моделирование схемы на рис. 14 выполнялось при $I_{01} = 300\text{ }\mu\text{A}$, $I_{02} = 200\text{ }\mu\text{A}$, $I_{03} = 100\text{ }\mu\text{A}$, $R_{Lx} = 800\text{ k}\Omega$, $V_{DD} = 100\text{ V}$.




Рис. 14. Статический режим транзисторов трехкаскадного ДУ на рис. 11 при $I_{01} = 300\text{ }\mu\text{A}$, $I_{02} = 200\text{ }\mu\text{A}$, $I_{03} = 100\text{ }\mu\text{A}$, $R_{Lx} = 800\text{ k}\Omega$, $V_{DD} = 100\text{ V}$.

Логарифмические амплитудно-частотные характеристики ДУ рис. 14 с разным числом каскадов при температуре $452\text{ }^{\circ}\text{C}$ представлены на рис. 15.




Рис. 15. ЛАЧХ ДУ (рис.14) с разным числом каскадов при температуре 452 °С.

Таким образом, при повышенных температурах SiC трехкаскадный дифференциальный усилитель характеризуется уменьшением на 10-15 дБ коэффициента усиления по напряжению.

Заключение

На основе опубликованных в технической литературе экспериментальных вольт-амперных характеристик слаботочных SiC JFET транзисторов при температурах 25 °С и 452 °С разработаны шаблонные модели и инструкции по их практическому применению, позволяющие выполнять компьютерное моделирование высокотемпературных функциональных узлов и операционных усилителей на их основе в свободно распространяемых средах MicroCap и LTSpice. Установлено поведение основных модификаций источников опорного тока и динамических нагрузок ОУ, а также дифференциальных каскадов с парафазным выходом в диапазоне температур 25-452 °С. Полученные результаты являются основой для схемотехнического проектирования высокотемпературных ОУ на основе карбид-кремния

Финансирование: исследование выполнено за счет гранта Российского научного фонда № 23-79-10069, <https://rscf.ru/project/23-79-10069/>

Литература

1. Lien W. C. Harsh environment silicon carbide UV sensor and junction Field-Effect transistor. – University of California, Berkeley, 2013.
2. Vert A. et al. Silicon carbide high temperature operational amplifier //Additional Papers and Presentations. – 2012. – V. 2012. – №. HITEC. – P. 000378-000383. <https://doi.org/10.4071/HITEC-THP12>
3. Bhuyan S. A. Design of a High Performance Silicon Carbide CMOS Operational Amplifier. – University of Arkansas, 2014.
4. Yang J. et al. An all silicon carbide high temperature (450+° C) high voltage gain AC coupled differential amplifier //Materials Science Forum. – Trans Tech Publications Ltd, 2011. – V. 679. – P. 746-749. <https://doi.org/10.4028/www.scientific.net/MSF.679-680.746>
5. Stum Z. et al. 300° C silicon carbide integrated circuits //Materials Science Forum. – Trans Tech Publications Ltd, 2011. – V. 679. – P. 730-733. <https://doi.org/10.4028/www.scientific.net/MSF.679-680.730>
6. Clark D. T. et al. High temperature silicon carbide CMOS integrated circuits //Materials Science Forum. – Trans Tech Publications Ltd, 2011. – T. 679. – C. 726-729. <https://doi.org/10.4028/www.scientific.net/MSF.679-680.726>
7. Neudeck P. G. et al. Prolonged 500 C operation of 6H-SiC JFET integrated circuitry //Materials Science Forum. – Trans Tech Publications Ltd, 2009. – V. 615. – P. 929-932. <https://doi.org/10.4028/www.scientific.net/MSF.615-617.929>
8. Vert A. V., Andarawis E. A., Chen C. P. Reliability of Silicon Carbide Integrated Circuits at 300° C //Materials Science Forum. – Trans Tech Publications Ltd, 2012. – V. 717. – P. 1265-1268. <https://doi.org/10.4028/www.scientific.net/MSF.717-720.1265>
9. Kashyap A. S., Chen C. P., Tilak V. Compact modeling of silicon carbide lateral MOSFETs for extreme environment integrated circuits //2011 International Semiconductor Device Research Symposium (ISDRS). – IEEE, 2011. – P. 1-2. <https://doi.org/10.1109/ISDRS.2011.6135185>

10. Girardi M. A., Peterson K. A., Vianco P. T. Thick Film Process Characterization for Thin Film Metallized LTCC //Journal of Microelectronics and Electronic Packaging. – 2016. – V. 13. – № 3. – P. 136-142. <https://doi.org/10.4071/imaps.512>
11. Patil A. C. et al. Fully-monolithic, 600 C differential amplifiers in 6H-SiC JFET IC technology //2009 IEEE Custom Integrated Circuits Conference. – IEEE, 2009. – P. 73-76. <https://doi.org/10.1109/CICC.2009.5280889>
12. Hedayati R. et al. A monolithic, 500 C operational amplifier in 4H-SiC bipolar technology //IEEE Electron Device Letters. – 2014. – V. 35. – № 7. – P. 693-695. <https://doi.org/10.1109/LED.2014.2322335>
13. Patil A. C. Silicon carbide JFET integrated circuit technology for high-temperature sensors : Thesis for PhD. – Case Western Reserve University, 2009.
14. Lauenstein J. M. et al. Room temperature radiation testing of a 500 C durable 4H-SiC JFET integrated circuit technology //2019 IEEE Radiation Effects Data Workshop. – IEEE, 2019. – P. 1-7. <https://doi.org/10.1109/REDW.2019.8906528>
15. Patil A. C. et al. 6H-SiC JFETs for 450 °C Differential Sensing Applications //Journal of microelectromechanical systems. – 2009. – V. 18. – № 4. – P. 950-961. <https://doi.org/10.1109/JMEMS.2009.2021831>
16. Mudholkar, M. Characterization and Modeling of 4H-SiC Low Voltage MOSFETs and Power MOSFETs : Thesis for PhD. – University of Arkansas, Fayetteville, 2012.
17. Bergmann J., ten Have A. High temperature operational amplifier with low offset voltage //Proceedings of ISSE'95-International Symposium on Signals, Systems and Electronics. – IEEE, 1995. – P. 451-454. <https://doi.org/10.1109/ISSSE.1995.498029>
18. Habib H., Wright N. G., Horsfall A. B. Complementary JFET Logic for Low-Power Applications in Extreme Environments //Materials Science Forum. – Trans Tech Publications Ltd, 2013. – V. 740. – P. 1052-1055. <https://doi.org/10.4028/www.scientific.net/MSF.740-742.1052>
19. Allen S. T., Palmour J. W., Alcorn T. S. Silicon carbide metal-semiconductor field effect transistors : pat. 6686616 USA. – 2004.

20. Tomana M. et al. A hybrid silicon carbide differential amplifier for 350 degrees C operation //IEEE transactions on components, hybrids, and manufacturing technology. – 1993. – V. 16. – № 5. – P. 536-542. <https://doi.org/10.1109/33.239885>
21. Jouha W. et al. Silicon carbide power MOSFET model: An accurate parameter extraction method based on the levenberg–marquardt algorithm //IEEE Transactions on Power electronics. – 2018. – V. 33. – № 11. – P. 9130-9133. <https://doi.org/10.1109/TPEL.2018.2822939>
22. Бирюков В. Н. и др. Шаблонная модель комплементарных полевых транзисторов с управляющим рп-переходом //Журнал радиоэлектроники. – 2019. – №. 8. – С. 10-10. <https://doi.org/10.30898/1684-1719.2019.8.5>

Для цитирования:

Чумаков В.Е., Фролов И.В., Клейменкин Д.В., Прокопенко Н.Н. Основы проектирования высокотемпературных карбид-кремниевых операционных усилителей в свободно распространяемых средах MicroCap и LTSpice. // Журнал радиоэлектроники. – 2024. – №. 11. <https://doi.org/10.30898/1684-1719.2024.11.11>