Архитектура высокочастотного дельта-сигма модулятора в основе полностью цифрового гигагерцового передатчика

 

О. Д. Субботин

Московский физико-технический институт (государственный университет)

НПП «САИТ»

 

Статья поступила в редакцию 30 мая 2016 г.

 

Аннотация. В работе представлена улучшенная архитектура построения дельта-сигма модулятора, лежащего в основе полностью цифрового передатчика, работающая на гигагерцовых несущих. Представлена блок-схема обработки сигнала, выполнено полифазное разложения ДСМ модуляторов 1 и 2 порядков. Реализован ДСМ 1 и 2 порядка с использованием полифазного представления на основе микросхемы Kintex 7 фирмы Xilinx. Для каждого модулятора выполнена оптимизации логики. Полученные на основе оптимизации высокочастотная архитектура ДСМ 1 порядка исключает наличие обратной связи в явном виде, уменьшает сложность комбинационной логики. Данная схема позволяет реализовать логику как для 4, так и для 8 и более фаз без уменьшения частоты тактирования схемы. Максимальная частота для стандартной схемы составила 194МГц для 4 фазного разложения, высокочастотной для 8 фаз – 316МГц. Оптимизация архитектуры ДСМ 2 выполнена за счет дополнительной параллелизации вычислений с использованием мультиплексоров. В результате реализации стандартной архитектуры максимальная частота для 4 фаз – 119 МГц, высокочастотной архитектуры для 4 фаз – 223МГц, для 8 фаз – 134 МГц. Представлены результаты реализации для полифазной и высокочастотной схемы с учетом уровня шумов ДСМ для коэффициентов передискретизации 64 и 128.

Ключевые слова: ДСМ, полифазное представление, высокочастотная архитектура, OSR.

Abstract. An improved architecture of building a delta-sigma modulator, which is the basis of fully digital transmitter operating at gigahertz carrier, is presented. A block diagram of signal processing is represented, a polyphase decomposition of DSM modulators 1 and 2 orders is carried out.  DSM 1 and 2 orders are implemented in chip Kintex 7 firm Xilinx, using polyphase conception. Logic optimization is executed for each modulator. The high frequency architecture of DSM 1 order, which is obtained on optimization, excludes feedback in an explicit form, has less complexity of combinational logic. The scheme allows to create logic with 4, 8 and more phases without decreasing clock frequency. The maximum frequency of realization for standart architecture with 4 phases is 194Mhz, for high frequency architecture with 8 phases – 316Mhz. Optimization architecture DSM 2 order is made by additional parallelization of calculations using multiplexer. As a result, the maximum frequency of the standard architecture for phases 4 is 119 MHz, high-frequency architecture for 4 phases  - 223MGts, 8 phases - 134 MHz. The results of the implementation of a polyphase and high-frequency circuits, including DSM noise, are represented for oversampling ratios 64 and 128.

Keywords: DSM, polyphaser decomposition, high-frequency architecture, OSR.